你的位置:首頁 > 電路保護 > 正文

為何完全集成式轉換環路器件可實現出色的相位噪聲性能?

發布時間:2021-09-15 來源:亞德諾半導體 責任編輯:lina

【導讀】目前對帶寬的需求呈爆炸式增長,從而將載波頻率推高至幾十千兆赫。在這些高頻率下,客戶可使用更高的帶寬,不必擔心頻譜過度擁擠。但是,隨著頻率增加,針對這些器件和頻率的儀器儀表解決方案就會變得極其復雜。這是因為儀器儀表解決方案需要提升一個數量級的性能,以避免損壞測試中的器件。
 
目前對帶寬的需求呈爆炸式增長,從而將載波頻率推高至幾十千兆赫。在這些高頻率下,客戶可使用更高的帶寬,不必擔心頻譜過度擁擠。但是,隨著頻率增加,針對這些器件和頻率的儀器儀表解決方案就會變得極其復雜。這是因為儀器儀表解決方案需要提升一個數量級的性能,以避免損壞測試中的器件。本文將介紹幾種低相位噪聲信號生成方法。我們將演示這些方法的優缺點,并介紹轉換環路器件,這些器件在不增加復雜性的情況下充分利用所有頻率產生方法的優點,可以生成超低相位噪聲信號。
 
鎖相環電路剖析
 
鎖相環(PLL)電路常見于許多頻率產生器件中。這些器件可確保器件內產生的波形和參考信號相位對齊或鎖定為參考信號。圖1為PLL的簡化框圖。壓控振蕩器(VCO)的輸出使用N計數器進行分頻,并在鑒頻鑒相器(PFD)電路中與參考信號進行比較。這個簡單的電路一直是許多教科書的主題,并得到了廣泛的研究。我們將使用一些眾所周知的基礎知識來確定如何大幅降低輸出端的相位噪聲。
 
為何完全集成式轉換環路器件可實現出色的相位噪聲性能?
圖1. 鎖相環電路。
 
PLL電路的整體相位噪聲源于每個構建模塊的自身缺陷或相位噪聲??蓪γ總€相關聯的模塊的相位噪聲進行建模,并可通過仿真和分析計算精確預測PLL的整體相位噪聲。下面我們來回顧一下每個模塊,并討論它們對輸出相位噪聲的影響。
 
PFD模塊將參考信號與分頻輸出頻率進行比較。該模塊產生的誤差信號饋入電荷泵電路,該電路產生控制電壓,從而控制VCO,直到器件的輸出相位與參考相位相匹配。大多數具有集成PFD電路的現代頻率產生器件的數據手冊中會提供一個品質因數(FOM)。使用FOM可計算帶內相位噪聲,如下所示:
 
為何完全集成式轉換環路器件可實現出色的相位噪聲性能?
 
其中fPFD是PFD頻率,N是輸出頻率分頻器的值。請注意,輸出頻率是fPFD和N分頻器值的乘積。對于給定的輸出頻率,fPFD增加一個因數,N的值就減少相同的因數。由于fPFD,N值減小會將相位噪聲減少兩倍,這樣整體輸出相位噪聲就會降低。我們可以得出結論,PFD頻率越高,載波近端相位噪聲就越低。本文接下來的部分就會用到這一發現。
 
環路濾波器跟蹤PFD并對PFD器件所產生的誤差信號進行平滑。其設計使用幾個系統參數,如電荷泵電流、VCO靈敏度和PFD頻率等。環路濾波器的一個不太重要的功能是確定負反饋控制環路的帶寬。參考信號會在環路濾波器的控制帶寬內影響輸出信號的相位噪聲。超過這個截止頻率,整體相位噪聲性能將由VCO的特性主導。我們將在接下來的部分中利用這一點來優化系統的整體相位噪聲。
 
VCO根據其輸入端施加的控制電壓產生輸出頻率。VCO的輸出頻率由控制環路進行更新,直至相位與參考信號的相位鎖定。VCO直接影響系統的整體相位噪聲。一般來講,隨著VCO的品質提升,相位噪聲會降低。但是,提高品質通常會限制器件的整體可調范圍。針對窄頻操作的VCO通常具有很好的相位噪聲性能。
 
頻率產生選項
 
使用各種不同質量水平以及不同拓撲結構的振蕩器,可以有多種方式生成信號。儀器儀表應用通常在低相位噪聲和雜散電平方面力求實現最佳性能。我們來回顧一下可以實現極低相位噪聲的一些頻率產生選項。
 
使用固定頻率振蕩器產生頻率
 
具有出色相位噪聲性能的一類信號生成器件是固定頻率振蕩器。這些器件通常具有很高的品質因數,從而實現出色的載波近端相位噪聲性能。這些振蕩器在預定頻率下工作,該頻率在很大程度上由器件的幾何形狀和結構決定,且具有一定的可調能力,使其相位能夠鎖定至參考源。此類器件包括恒溫晶體振蕩器(OCXO)、溫度補償晶體振蕩器(TCXO)和壓控SAW振蕩器(VCSO)等。固定頻率振蕩器的一個主要缺點是這些器件的頻率覆蓋范圍有限。盡管它們可能適用于以固定頻率或其倍數運行的器件,但大多數儀器儀表器件需要可變頻率覆蓋范圍。
 
為何完全集成式轉換環路器件可實現出色的相位噪聲性能?
圖2. 使用固定源產生可變頻率。
 
解決此問題的一種方法需要使用直接數字頻率合成器(DDS)或數模轉換器(DAC)器件。固定頻率信號可用于驅動DDS器件的采樣時鐘,如圖2所示。振蕩器的頻率可以根據需要通過倍頻器或階躍恢復二極管(SRD)倍頻,并在應用到DDS之前進行濾波。DDS可以在第一奈奎斯特工作區產生任意頻率,最高為采樣頻率的一半。一些現代DAC器件甚至可以在第二奈奎斯特區正常工作。圖3顯示由低相位噪聲介質諧振振蕩器(DRO)在6 GHz下驅動 AD9164 時的輸出頻 譜和相位噪聲圖。相位噪聲圖顯示輸出相位噪聲非常低,且輸出頻譜的雜散電平小于–70 dBc。
 
倍頻采樣時鐘的頻譜純度直接影響器件的輸出。一旦信號倍頻,輸出端就會出現許多諧波。需要對所需信號進行濾波,以在DDS輸出端實現低雜散電平。通常,采樣時鐘處出現的雜散會以類似電平出現在輸出端。如果倍頻系數較大,濾波器可能需要非常靈敏,這就需要一個明顯陡變的區域。
 
此外,倍頻信號的相位噪聲隨著倍頻系數的增大而增大。例如,信號頻率每增加一倍,相位噪聲就增加6 dB。根據起始相位噪聲曲線和倍頻系數,本底噪聲(遠端相位噪聲)可能會顯著增加,使整體解決方案缺乏吸引力。這是一個眾所周知的窘境,采用具有近載波相位噪聲的單頻、高品質因數器件會帶來遠載波相位本底噪聲。例如,表面聲波(SAW)器件在載波頻率約為1 GHz時具有出色的載波近端相位噪聲性能。在40 GHz以上運行的毫米波器件需要高達40的倍頻系數。這可能會使相位本底噪聲增加32 dB或更多,從而降低解決方案的吸引力。
 
為何完全集成式轉換環路器件可實現出色的相位噪聲性能?
圖3. AD9164在800 MHz下的輸出頻譜和相位噪聲,使用固定頻率振蕩器作為采樣時鐘。
 
使用寬帶PLL器件產生頻率
 
寬帶頻率合成器解決了許多與單頻器件相關的挑戰。這些器件(如 ADF4372 微波頻率合成器)使用多個VCO內核,每個VCO內核又進一步劃分為多個重疊頻段。此架構使每個內核和頻段都能實現高品質因數。與使用單個內核的架構相比,顯著提升了器件的整體性能。
 
這些器件的一個關鍵優勢是基本工作頻率比晶體振蕩器或SAW振蕩器高。許多現代VCO具有4 GHz至20 GHz甚至更高的基頻。這使其在毫米波應用中的載波遠端相位噪聲性能更具吸引力。例如,在10 GHz基頻下運行的器件需要倍頻數4以將頻率擴展為40 GHz。這意味著相位本底噪聲增加12 dB,而使用晶體振蕩器則會增加32 dB。
 
與這些多核和多頻段器件相關的一個挑戰是找到合成目標頻率的最優頻段。這可能需要創建查詢表來識別正確的頻段。具有自動校準功能的器件(如ADF4372和 ADF5610)通過溫度和工藝變化使此過程更加簡單可靠。這大大地簡化了器件的整體操作,可將頻率變化簡單地編程到器件的寄存器中,并自動確定最佳工作頻段。
 
另一個挑戰是與這些器件相關的載波近端相位噪聲通常比單頻器件要高得多。即使是較低的整體本底相位噪聲,較高的載波近端相位噪聲也能轉化為較高的整體積分噪聲。這可能會限制在需要較低積分相位噪聲的應用中使用這些器件。
 
轉換環路
 
轉換環路方法充分利用之前提到的所有頻率產生方法,并擯棄其缺點。我們先來總結一下迄今為止我們的發現結果,再討論轉換環路的詳細信息。
 
OCXO、SAW等單頻器件和具有高品質因數的晶振具有很好的載波近端相位噪聲。這些單頻器件通?;l較低,因此倍增到毫米波頻率時,載波遠端相位噪聲性能就會略為遜色。理想解決方案應具有這些器件的載波近端性能,同時不會增加載波遠端相位噪聲。
 
DDS或DAC器件可將固定頻率器件產生可變頻率。這些器件還會受到毫米波頻率所需的大倍頻系數以及抑制次諧波和其他干擾雜散需要濾波的影響。容忍這些缺點方可實現理想解決方案。
 
寬帶頻率合成器具有很高的基頻和出色的載波遠端相位噪聲性能。但是,這些器件并非真的具有高品質因數,因此,與單頻器件相比,載波近端相位噪聲相對較差。需要利用載波遠端相位噪聲而不惡化載波近端相位噪聲性能。
 
這就將我們帶到轉換環路器件,如圖4所示。使用混頻器將輸出信號轉換為與參考信號頻率相匹配的中頻(IF),而不是將輸出頻率除以一個大分頻器值。這將分頻器值有效地降低至1,從而消除了傳統PLL器件中使用大分頻器值時產生的噪聲。這會使控制環路上出現LO的相位噪聲分布。我們可以使用具有出色載波近端性能的單頻器件和DDS來產生此LO信號。
 
為何完全集成式轉換環路器件可實現出色的相位噪聲性能?
圖4. 轉換環路架構。
 
環路濾波器帶寬是轉換環路器件的關鍵設計參數。如前所述,環路濾波器確定控制環路的整體帶寬。換言之,它定義參考信號和LO信號對輸出相位噪聲的影響程度。在轉換環路中,由于載波近端相位噪聲極低,我們可以選擇大環路濾波器帶寬。圖5顯示轉換環路器件的相位噪聲曲線及其LO輸入。請注意,盡管LO的載波近端相位噪聲很低,但載波遠端本底噪聲高。RF輸出跟蹤LO相位噪聲直到環路濾波器帶寬。在此頻率偏移后,載波遠端相位噪聲由VCO定義,此值很低。
 
轉換環路器件本質上利用了使用DDS器件作為LO的單頻器件的理想載波近端性能,并通過選擇大環路帶寬來利用寬帶VCO的載波遠端相位噪聲。這不僅解決了優化哪個相位噪聲區域相關的問題,而且實現了極低的輸出相位噪聲。
 
為何完全集成式轉換環路器件可實現出色的相位噪聲性能?
圖5. 轉換環路器件的相位噪聲曲線。
 
轉換環路的出色相位噪聲性能使其在很多毫米波儀器儀表的應用中很有用。除了相位噪聲性能,儀器儀表解決方案還需要將雜散信號抑制到極低的水平。由于存在多個不同頻率的強信號,這對于轉換環路器件來說非常具有挑戰性。在很多情況下,防止LO和IF信號饋通到輸出很有挑戰性。此外,還可能在輸出端產生很多IF、LO和RF信號的交調產物。這些雜散信號會導致整個儀器儀表解決方案具有較差的雜散性能。
 
ADI公司提供的完全集成式轉換環路器件 ADF4401A可應對其中很多挑戰。它消除了分立式方案中可能存在的所有饋通路徑。這是通過內置屏蔽和最小化饋通機制的總體設計來實現的。此外,它還具有–90 dBc或更低的雜散抑制性能,可與釔鐵石榴石(YIG)球形振蕩器解決方案匹敵。即使系統的輸入不及理想值,器件的輸出也具有很低的雜散電平。圖6a顯示了ADF4401A的輸出頻譜,其中LO輸入包含許多雜散,雜散電平約–40 dBc,如圖6b所示。由于需要大量濾波,這種LO信號在儀器儀表解決方案中通常不可用。但是,ADF4401A可接受此LO輸入,無需任何額外濾波即可產生圖6a所示的輸出頻譜。
 
為何完全集成式轉換環路器件可實現出色的相位噪聲性能?
圖6. (a) 6.5 GHz下的轉換環路輸出頻譜和(b) 3 GHz下的LO輸入頻譜。使用ADF4401A的內部LO倍頻器,有效LO頻率變為6 GHz。在本例中,IF頻率為500 MHz。
 
此器件配備自動校準引擎,可識別給定目標頻率的最優VCO頻段。在校準模式中,此器件可在實際溫度和工藝條件下搜索正確的頻段,從而實現無縫的頻率調諧過程。
 
總結
 
儀器儀表解決方案需要很低的載波信號相位噪聲和很低的雜散信號電平,以滿足毫米波器件的需求。雖然有各種方法來合成這些信號,但所有方法都要進行利弊權衡,因此,整體解決方案變得越來越復雜。ADI轉換環路器件ADF4401A充分利用許多不同頻率產生方案的優勢,并去除其劣勢??蓪崿F出色的相位噪聲和優異的雜散性能,且無需進行復雜的濾波。
(來源:亞德諾半導體)
 
 
免責聲明:本文為轉載文章,轉載此文目的在于傳遞更多信息,版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題,請電話或者郵箱聯系小編進行侵刪。
特別推薦
技術文章更多>>
技術白皮書下載更多>>
熱門搜索

關閉

關閉

幻女BBWXXXX